CXL (Compute Express Link): de interconnect die geheugen loskoppelt van de processor

Elke moderne server heeft hetzelfde probleem: de processor groeit sneller dan het geheugen eromheen. Het aantal DDR-geheugenkanalen per CPU is beperkt, en geheugen dat aan één socket vastzit kan niet door een andere server worden gebruikt. Het gevolg is gestrand geheugen: terabytes aan DRAM die betaald zijn, maar zelden volledig benut worden. CXL (Compute Express Link) is ontworpen om precies dat probleem op te lossen.

CXL is een open industriestandaard voor een snelle interconnect met coherentie en geheugensemantiek. Technisch gezien bouwt de standaard voort op de fysieke laag van PCI Express: dezelfde lanes en connectoren, maar met cache-coherente toegang tot geheugen erbovenop. Daarmee kunnen een CPU, een GPU en een accelerator allemaal hetzelfde geheugenadres zien, zonder dat software voortdurend kopieën hoeft te synchroniseren.

Drie protocollen, drie apparaattypen

Om CXL te begrijpen, is het handig om eerst de drie subprotocollen uit elkaar te houden. CXL.io verzorgt het klassieke PCIe-achtige I/O-verkeer: configuratie, interrupts en datatransport zoals we dat al kennen. CXL.cache laat een apparaat coherent cachen van het geheugen van de host; het apparaat kan dus gegevens uit het CPU-geheugen in zijn eigen cache houden met hardwarematige coherentiegaranties. CXL.mem werkt de andere kant op: de host-CPU krijgt toegang tot het geheugen dat op het CXL-apparaat zit, met lage latentie en byte-adresseerbaarheid. Samen vormen deze drie het fundament waarop alles rust.

Op basis van welke protocollen ze spreken, worden CXL-apparaten ingedeeld in drie typen. Type 1 zijn accelerators zonder eigen geheugen, zoals slimme netwerkkaarten. Type 2 zijn accelerators mét eigen geheugen — denk aan GPU’s, FPGA’s en ASIC’s met DDR of HBM aan boord — die alle drie de protocollen spreken. Type 3 zijn pure geheugenapparaten: uitbreidingskaarten met DRAM die de host via CXL.mem benadert. Juist dat Type 3-segment domineert momenteel de commerciële uitrol, met modules van onder meer Samsung, SK hynix en Micron en controllerchips van partijen als Astera Labs, Montage en Microchip.

Van CXL 1.1 naar CXL 3.1: de evolutie in vier stappen

CXL 1.1 uit 2019 was het startpunt: gebouwd op PCIe 5.0 met 32 GT/s per lane, goed voor circa 64 GB/s bidirectionele bandbreedte over een x16-link. De use-case was overzichtelijk: geheugenuitbreiding voor één host, met een latentie hoger dan lokaal DRAM maar ordes lager dan SSD-opslag.

CXL 2.0 uit 2020 voegde daar switching aan toe. Met CXL-switches konden meerdere apparaten en hosts in één virtuele hiërarchie worden ondergebracht, wat memory pooling mogelijk maakte: één geheugenapparaat kon in partities worden opgedeeld en dynamisch aan verschillende hosts worden toegewezen. Elke partitie hoorde op elk moment bij precies één host — pooling verbeterde de benutting, maar het was nog geen delen.

CXL 3.0 uit 2022 was de grote sprong. De fysieke basis verschoof naar PCIe 6.0 met 64 GT/s per lane en PAM-4-signalering: tot 256 GB/s per x16-link bij nul toegevoegde latentie ten opzichte van CXL 2.0, mede dankzij een nieuw flitformaat van 256 byte. Belangrijker was de functionaliteit: coherent geheugendelen, waarbij meerdere hosts gelijktijdig toegang hebben tot hetzelfde geheugensegment met hardware-afgedwongen coherentie. Daarnaast kwamen er fabric-mogelijkheden: multi-level switching, topologieën tot 4.096 nodes en directe peer-to-peer-overdrachten zonder tussenkomst van de CPU. CXL 3.1 verfijnde dit met port-based routing, waardoor geheugenverkeer efficiënter binnen het geheugendomein blijft.

De versies naast elkaar

Eigenschap	CXL 1.1	CXL 2.0	CXL 3.0 / 3.1
Fysieke basis	PCIe 5.0	PCIe 5.0	PCIe 6.0
Snelheid per lane	32 GT/s	32 GT/s	64 GT/s
Bandbreedte x16	ca. 64 GB/s	ca. 128 GB/s	ca. 256 GB/s
Switching	Nee	Ja, single-level	Ja, multi-level fabric
Memory pooling	Nee	Ja (aparte partities)	Ja
Coherent delen	Nee	Nee	Ja
Peer-to-peer	Nee	Via host-CPU	Direct
Max. schaal	1 host	Meerdere hosts	Tot 4.096 nodes

Waarom dit belangrijk is: servers, AI en de memory wall

De drijvende kracht achter CXL is de memory wall in datacenters. AI-modellen, met name grote taalmodellen, passen vaak niet in het HBM-geheugen van één GPU; key-value-caches en optimizer-states moeten dan worden uitgelagerd naar trager geheugen, wat de dure GPU laat wachten. CXL biedt een schaalbare capaciteitslaag: coherent, dynamisch toewijsbaar geheugen dat HBM aanvult. HBM blijft de snelle, dure laag dicht bij de rekenkernen; CXL-geheugen wordt de goedkope, diepe laag erachter.

Daarnaast is er het economische argument. Geheugen dat vastzit aan één server moet per server worden overgedimensioneerd; met pooling daalt de hoeveelheid gestrand geheugen, en met uitbreidingskaarten hoeft een geheugenupgrade niet langer gepaard te gaan met een extra CPU-socket. Database-servers profiteren weer anders: grotere in-memory databases betekenen snellere analyses zonder de complexiteit van sharding over meerdere nodes.

De uitrol volgt een voorspelbaar pad: eerst geheugenuitbreiding op basis van CXL 1.1 en 2.0, daarna pooling en uiteindelijk coherent delen met CXL 3.x. Grote cloudproviders tonen de meeste interesse in pooling en composable servers, waarbij rekenkracht, geheugen en accelerators als losse bouwstenen uit een fabric worden samengesteld. De richting is duidelijk: van geheugen dat vastzit aan een CPU naar geheugen dat vastzit aan een fabric.

CXL tegenover PCIe: wat is het verschil?

De verwarring is begrijpelijk, want CXL rijdt letterlijk over PCIe-lanes. Het verschil zit in de semantiek: klassieke PCIe is een I/O-interconnect zonder coherentie, terwijl CXL cache-coherentie en geheugensemantiek toevoegt, met een latentie in de orde van tientallen nanoseconden. Elk CXL-apparaat blijft bovendien backward compatible, en een CXL-geheugenkaart verschijnt in het besturingssysteem gewoon als een NUMA-node — geen exotische drivers, geen applicatieherschrijving.

Oordeel: praktisch koopadvies

CXL is in 2026 een servertechnologie, geen consumententechnologie. Wie een desktop of workstation koopt, hoeft niet te zoeken naar CXL-ondersteuning op het moederbord: er zijn geen consumentenapparaten die er gebruik van maken, en dat verandert voorlopig niet. De waardeketen — switches, geheugenappliances, fabric-software — wordt volledig voor datacenters gebouwd, en de prijzen en volumes weerspiegelen dat.

Voor wie wél servers specificeert, is het advies genuanceerder. Geheugenuitbreiding via CXL 2.0-kaarten is vandaag de meest volwassen toepassing: interessant wanneer een workload meer geheugen nodig heeft dan er DDR-slots beschikbaar zijn, of wanneer geheugen per gigabyte goedkoper moet dan server-DDR. Wie nu hardware koopt, let op CXL 2.0- of 3.x-gereedheid van het platform — CPU, BIOS, besturingssysteem en switchinfrastructuur moeten allemaal meewerken — zodat de investering niet strandt wanneer pooling en delen volwassen worden.

De strategische les: CXL is het antwoord van de industrie op het einde van de vanzelfsprekende geheugenschaalbaarheid. DDR-kanalen schalen niet meer mee met het aantal cores, en HBM is te duur voor pure capaciteit. Daartussen ontstaat een nieuwe laag — coherent, gepoold, componeerbaar geheugen — en CXL definieert die standaard. Vandaag bespaart hij datacenters geld; morgen bepaalt hij hoe systemen worden samengesteld.